明細書

映像信号処理装置

技術分野

本発明は、ディジタル化した映像信号の画像変換を行う映像信号処理装置に関する。 背景技術

映画などのようにフィルムで撮影した映像や、それと同等のフレーム数(24フレーム/秒)で撮像するCCD装置で作製された映像信号を、NTSC方式のTV受像機に表示したり、あるいはVCR(VideoCassette Recorder)等の記録装置に記録できるようにする映像フォーマット変換がある。このような映像フォーマット変換の一例として、2:3プルダウン方式や2:3:3:2プルダウン方式が知られている。プルダウン方式の映像フォーマット変換では、特開 2003-2840007号公報に示されるように、入力側と出力側とでそれぞれ独立した同期系でフォーマット変換を行うことで、フォーマット変換後の映像の視認感をなめらかにしたものが知られている。

このような映像フォーマット変換を実施することで、24フレーム/秒で構成されるプログレッシブ映像信号(以下、24P映像信号という)を、NTSC方式のTV受像機やVCR装置などの、60フィールド/秒で構成されるインターレース映像信号(以下、60I映像信号という)に精度良く変換することができる。そうすることで、60I映像信号でありながら、映画のフィルム(24P映像信号)のような視覚効果を得ることができる。

2:3:3:2プルダウン方式の映像変換の一例について図11、図12を参照して説明する。

図11は、24P映像信号を60I映像信号に変換する映像信号処理装置の構成を示す映像ブロック図である。図11において、71は24P映像信号の入力端子、72は24P映像信号のフレーム同期信号の入力端子、73は60I映像信号のフレーム同期信号の入力端子、74、75はフレームメモリ、76はフレームメモリの書き込み・読み出し制御器、77はメモリ出力選択器、78はプルダウン制御器、79は60I映像信号の出力端子である。

図12は、図11の構成を用いて2:3:3:2プルダウン変換を実施した場合のタイミング図である。図12において、81は24P映像信号のフレーム同期信号のタイミングを示し、82は24P映像信号のタイミングを示し、83はフレームメモリ74の書き込み制御タイミングを示し、84はフレームメモリ75の書き込み制御タイミングを示し、85は60I映像信号のフレーム同期信号のタイミングを示し、86は60I映像信号のタイミングを示す。

まず、入力端子 7 1 に入力された 2 4 P映像信号がフレームメモリ 7 4、 7 5 にそれぞれ書き込まれる。このとき、書き込み・読み出し制御器 7 6 は、入力端子 7 2 に入力された 2 4 P映像信号のフレーム同期信号に従って、 2 4 P映像信号のフレームごとに書き込み先(フレームメモリ 7 4、 7 5)を切り替えて書き込む。プルダウン制御器 7 8 は、入力端子 7 3 に入力された 6 0 I 映像信号のフレーム同期信号に基づいて、書き込み・読み出し制御器 7 6 を用いて、フレームメモリ 7 4、 7 5 の読み出し制御を行う。さらに、プルダウン制御器 7 8 は、フレームメモリ 7 4、 7 5 から読み出した映像信号をメモリ選択器 7 7 で選択しながら出力する。 6 0 I 映像信号に変換された映像信号は、メモリ選択器 7 7 から出力端子 7 9 を介して出力される。

以下、さらに詳細に説明する。図12の24P入力映像信号82において、時間的に連続する4フレームは順にA、B、C、Dと表されている。この4フレームを、時間軸を合わせながら60I映像信号に変換する場合を説明する。

まず、24P入力映像信号82を、フレーム同期信号81に基づいてフレームメモリ74、75に書き込む。すなわち、フレーム同期信号81に基づいてフレームメモリ74の書き込み制御信号83とフレームメモリ75の書き込み制御信号84とを生成する。そのうえで、書き込み制御信号83に基づいて24P映像信号のフレーム同期信号81がHIGHのときに24P入力映像信号82をフレームメモリ74に書き込む。一方、書き込み制御信号84に基づいて24P映像信号のフレーム同期信号81がLOWのときに24P入力映像信号82をフレームメモリ75に書き込む。

次に、フレームメモリ74、75に格納した映像信号を、以下に示すように順次読み出すことで、60I映像信号86を生成する。すなわち、60I映像信号86の第1フレームでは、24P入力映像信号82のフレームAを奇数ラインからなるフィールドA

oと偶数ラインからなるフィールドAeとに分離したうえで、分離したフィールドAo、Aeを60I映像信号86の第1フレームとして読み出す。

同様に60I映像信号86の第2フレームでは、24P入力映像信号82のフレーム Bを奇数ラインからなるフィールドBoと偶数ラインからなるフィールドBeとに分離 したうえで、分離したフィールドBo、Beを60I映像信号86の第2フレームとし て読み出す。

60 I 映像信号86の第3フレームでは、24 P入力映像信号82のフレームBを奇数ラインからなるフィールドBoと偶数ラインからなるフィールドBeとに分離するとともに、24 P入力映像信号82のフレームCを奇数ラインからなるフィールドCoと偶数ラインからなるフィールドCeとに分離したうえで、分離したフィールドBoとフィールドCeとからフレームを構成し、構成したフレームを60 I 映像信号86の第3フレームとして読み出す。

60 I 映像信号86の第4フレームでは、24P入力映像信号82のフレームCを奇数ラインからなるフィールドCoと偶数ラインからなるフィールドCeとに分離したうえで、分離したフィールドCo、Ceを60 I 映像信号86の第4フレームとして読み出す。

60 I 映像信号86の第5フレームでは、24P入力映像信号82のフレームDを奇数ラインからなるフィールドDoと偶数ラインからなるフィールドDeとに分離したうえで、分離したフィールドDo、Deを60 I 映像信号86の第5フレームとして読み出す。

このようにして24P映像信号の各フレームを、フィールドに分離させた状態で読み出したうえで、各フレームのフィールドを、2フィールド(Ao:Ae) $\rightarrow 3$ フィールド(Bo:Be:Bo) $\rightarrow 3$ フィールド(Ce:Co:Ce) $\rightarrow 2$ フィールド(Do:De) $\rightarrow \cdots$ という繰り返し周期(以下、2:3:3:2周期という)に基づいて一部重複させた状態で順次読み出すことで、24 P映像信号を60 I 映像信号に変換する。

図11の装置構成では、24P映像信号の連続する4つのフレームA~Dが、所定のフィールド(上述の例ではBo、Ce)を一部重複させた状態で順次配置されることで 60I映像信号に変換される。その際の各フレームのフィールド配置周期が、2(Aフ

レームは重複なし): 3 (BフレームはBo重複): 3 (CフレームはCe重複): 2 (Dフレームは重複なし)となるため、このような変換方式が2:3:3:2プルダウン方式と呼ばれる。

一方、24 P映像信号の各フレームは、60 I 映像信号における2 フィールド \rightarrow 3 フィールド \rightarrow 2 フィールド \rightarrow 3 フィールド \rightarrow 2 フィールド \rightarrow 3 フィールド \rightarrow 3 フィールド \rightarrow 4 という繰り返し周期(以下、2:3 周期という)に基づいて順次読み出しながら60 I 映像信号に変換される場合もあり、このような変換方式は2:3 プルダウン方式と呼ばれる。

従来の構成においては、次の課題を有する。 24 P映像信号は、映画フィルムにおいて汎用される映像フォーマットである。 60 I 映像信号は、テレビジョン放送の標準的な映像フォーマットの一例である。そのため、 24 P映像信号を、 2:3 プルダウン方式等の変換フォーマットで 60 I に映像信号に変換することで、テレビジョン放送の標準的な表示映像において、映画フィルムと同等の視覚効果を得ることができる。

昨今、アマチュアのビデオ映像作家が取り扱うビデオシステム等において上述の視覚 効果と同等の視覚効果を発現させたいとう要望が出ている。しかしながら、上述の視覚 効果を60 I 映像信号等の汎用フォーマットにおいて発現させるためには、入力映像源として24 P映像信号が必要となるが、24 P映像信号を得るためにはフィルムに記録された撮影映像データそのもの、もしくは24 P映像信号を撮影可能な撮影装置が必要となる。

さらに、24P映像信号を60I映像信号に変換するには、2:3:3:2プルダウン方式などのフォーマット変換が実施されるが、そのようなフォーマット変換装置の構成要素として2つのフレームメモリを必要とする。また、そのフレームメモリに対する書き込み/読み出し制御、特に読み出し制御が複雑になる。さらには、24P映像信号から60I映像信号への変換におけるタイミング制御(フレーム同期)が必要になる。このように、フォーマット変換は、回路規模の増大、コストアップ、制御の複雑化を伴う。

したがって、本発明は、フィルムで撮影した映像や、それと同等のフレーム数で撮像する撮影装置で作成した映像信号を必要とすることなく簡単な構成と制御方式とによって、フィルムのような視覚効果をもった映像を、NTSC方式の受像機やVCR装置

などで違和感なく表示させることができる映像信号処理装置の提供を目的とする。

発明の開示

本発明の映像信号処理装置は、ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器とを備える。

前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御する。

本発明は、映像信号を映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御することで、入力源における視覚効果と同等の視覚効果を映像信号に擬似的に発現させることができる。これにより、本発明はフィルム等における視覚効果を、NTSC方式の受像機やVCR装置などにおいて違和感なく擬似的に表示可能な映像信号を生成することができる。しかも、本発明は、このような効果を、簡単な回路構成と制御方式とでもって実現することができる。

図面の簡単な説明

- 図1は、本発明の実施の形態1の映像信号処理装置の構成を示すブロック図である。
- 図2は、実施の形態1の映像信号処理装置の第1の動作タイミング図である。
- 図3は、実施の形態1の映像信号処理装置の第2の動作タイミング図である。
- 図4は、実施の形態1の映像信号処理装置の第3の動作タイミング図である。
- 図5は、本発明の実施の形態2の映像信号処理装置の構成を示すブロック図である。
- 図6は、実施の形態2の映像信号処理装置の第1の動作タイミング図である。
- 図7は、実施の形態2の映像信号処理装置の第2の動作タイミング図である。
- 図8は、本発明の実施の形態3の映像信号処理装置の構成を示すブロック図である。
- 図9は、実施の形態3の映像信号処理装置の動作タイミング図である。
- 図10は、本発明の変形例とその参考例との動作タイミング図である。
- 図11は、従来の映像信号処理装置を示す映像ブロック図である。

図12は、従来の映像信号処理装置の動作タイミング図である。

発明を実施するための最良の形態

以下、本発明の最良の実施形態について図を参照して詳細に説明する。

各実施の形態の説明を行うまえに、24P映像信号が有する視覚効果について説明する。テレビジョン放送の標準的な映像フォーマットの一例である60I映像信号では、毎秒30フレームに分割した動画映像を連続表示しており、しかも、各フレームを2フィールドに分離して表示している。このような多数の動画映像を連続的に表示するため、人間の視覚特性からみて、視聴者は表示映像上にフリッカ(ちらつき)をほとんど視認できない。

これに対して、24 P映像信号は、1 秒間に24 フレームという3 0 フレームより少ないフレーム数に分割した動画映像を連続表示しており、しかも、各フレームをフィールドに分離することなくフレーム単位で表示している。そのため、24 P映像信号を表示する場合、視聴者は、6 0 I 映像信号より表示映像上にフリッカ(表示上のちらつき)を視認しやすい。この場合、視認されるフリッカの発生周期は、24 P映像信号のフレーム周期(1/24 秒)となる。このようなフリッカは、24 P映像信号を6 0 I 映像信号に変換した場合であっても、変換後の6 0 I 映像信号において視認される。しかも、その場合、視認されるフリッカの発生周期は、元の24 P映像信号におけフリッカの発生周期と同様、1/24 秒となる。

上述した24P映像信号の視覚効果は、このようなフリッカに起因して生じ、しかも、24P映像信号のフレーム周期 (1/24秒) と同様の周期でフリッカが生じることが上記視覚効果を際立たせる要因となっている。

本発明は、このような観察結果に基づき、24P映像信号のフレームレートとほぼ同等の周期で60I映像信号にフリッカを意図的に発生させている。これにより、24P映像信号から変換されたものではないために本来なら上述した視覚効果(フリッカ)が存在しない60I映像信号に、上述した視覚効果を擬似的に付与している。

(実施の形態1)

図1は本発明の実施の形態1の映像信号処理装置を示した図である。図2、図3はそれぞれ2:3プルダウン方式、2:3:3:2プルダウン方式に対応する信号変換の様

子を示すタイミング図である。

図1において、11は60I映像信号の入力端子、12は60I映像信号のフレーム 同期信号の入力端子、13は変動制御器、14はゲイン制御器、15は60I映像信号 の出力端子である。図2において、21は60I映像信号のフレーム同期信号のタイミングを示し、22は60I映像信号のタイミングを示し、23は制御値(ゲイン)の制御タイミングを示す。図3において、31は60I映像信号のフレーム同期信号のタイミングを示し、32は60I映像信号のタイミングを示し、33は制御値の制御タイミングを示す。60I映像信号は、フレーム周期が1/30秒であり、最小映像単位がフィールドとなったインターレース映像信号である。

この映像信号処理装置では、まず、ディジタル化された60I入力映像信号22が入力端子11からゲイン制御器14に入力され、60I入力映像信号22のフレーム同期信号21が入力端子12から変動制御器13に入力される。入力端子11に入力される60I入力映像信号22と、入力端子12に入力されるフレーム同期信号21とは、図2、図3に示すように同期しており、さらには全く同一周期で入力される。また、60I入力映像信号22のフレーム同期信号21は、NTSC方式の60Hz毎に反転する。

まず、2:3プルダウン方式の映像変換で生じる視覚効果(フリッカ)を擬似的に発生させる場合の制御について図2を参照して説明する。この場合、変動制御器13では、

5フィールドを有する映像ブロックA1が設定される。

図2における制御値(ゲイン)23に示されるように、60 I 入力映像信号22を構成する各映像ブロックA1(5フィールド括り)において、第1番目と、第2番目とに位置するフィールド群を、一方の最小映像単位群A1」として設定し、この最小映像単位群A1」では、入力映像信号の輝度信号に対してゲインが1.0倍となるように、変動制御器13は各フィールドのゲイン制御値を設定する。また、各映像ブロックにおいて第3番目と、第4番目と、第5番目に位置するフィールド群を他方の最小映像単位群A12として設定し、この最小映像単位群では、入力映像信号の輝度信号に対してゲインが0.9倍となるように、変動制御器13は各フィールドのゲイン制御値を設定する。

最小映像単位群A 1_1 、A 1_2 を判別してゲイン制御値を設定するため、変動制御器 1_3 は、例えば次のように構成される。すなわち、変動制御器 1_3 は、 $1\sim5$ までの5フィールドを繰り返し計数する巡回カウンタ 1_3 a を備える。巡回カウンタ 1_3 a は、 6_0 I 入力映像信号 2_2 を構成する各フィールドに、(1_1) \sim (5_1) までのカウント値を繰り返し付与する。巡回カウンタ 1_3 a は、フレーム同期信号 2_1 の両エッジ(つまり変化点)毎にカウントアップする。変動制御器 1_3 は、巡回カウンタ 1_3 a でカウントアップされたカウント値に基づいてそれぞれの映像ブロックA1を認識するとともに、各映像ブロックA1におけるフィールド位置を判別する。さらに、変動制御器 1_3 は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群A 1_1 、A 1_2 に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器13は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

 $\sharp_{A_{1_2}}$ の場合、変動制御器 $\sharp_{A_{1_2}}$ の場合、変数 $\sharp_{A_{1_2}}$ のまた。

ゲイン制御器 1 4 は、変動制御器 1 3 により設定されたゲイン制御値にしたがって、 実際にゲイン制御を行う。すなわち、6 0 I 映像信号入力端子 1 1 から入力される 6 0 I 入力映像信号 2 2 の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、2:3 プルダウン周期に相当する 2、3 フィールド毎(図 2 参照)に輝度信号のゲイン制御を行う。

次に、2:3:3:2プルダウン方式の映像変換で生じる視覚効果(フリッカ)を擬似的に発生させる場合の制御について図3を参照して説明する。この場合、変動制御器13では、10フィールドを有する映像ブロックA2が設定される。

図3における制御値(ゲイン)33に示されるように、60I入力映像信号32の各映像ブロック(10フィールド括り)A2において、第1番目と、第2番目と、第6番目と、第7番目と第8番目とに位置するフィールド群を、一方の最小映像単位群A21として設定し、この最小映像単位群A21では、入力映像信号の輝度信号に対してゲインが1.0倍となるように、変動制御器13は、各フィールドのゲイン制御値を設定する。また、各映像ブロックA2において、第3番目と、第4番目と、第5番目と、第9番目と、第10番目とに位置するフィールド群を、他方の最小映像単位群A22として設定し、この最小映像単位群A22では、入力映像信号の輝度信号に対してゲインが0.9倍となるように、変動制御器13は各フィールドのゲイン制御値を設定する。

最小映像単位群A 2_1 、A 2_2 を判別してゲイン制御値を設定するため、変動制御器 1 3は、例えば次のように構成される。すなわち、変動制御器 1 3は、 $1\sim10$ までの 1 0フィールドを繰り返し計数する巡回カウンタ 1 3 a を備える。巡回カウンタ 1 3 a は、6 0 I 入力映像信号 2 2を構成する各フィールドに、(1)~(10)までのカウント値を繰り返し付与する。変動制御器 1 3 は、巡回カウンタ 1 3 a でカウントアップされたカウント値に基づいてそれぞれの映像ブロック A 2 を認識するとともに、各映像ブロック A 2 におけるフィールド位置を判別する。さらに、変動制御器 1 3 は、判別したフィールド位置に基づいてそのフィールドがいずれの最小映像単位群 A 2_1 、A 2_2 に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器13は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ13aのカウント値とその際のゲイン制御器14のゲイン調整量との間の対応関係は、最小映像単位群A21、A22の設定に基づいて予め設定されており、変動制御器13は、設定されているゲイン調整量とカウント値(最小映像単位群A21、A22)との間の対応関係を記憶している。2:3:3:2プルダウン方式に応じた輝度調整制御の場合、変動制御器13が記憶している上記対応関係は次のようになる。すなわち、カウント値(1)、(2)、(6)、(7)、(8)を示す最小映像単位群A21の場合、変動制御器13は1.0倍のゲイン調整量を設定し、カウント値(3)、(4)、(5)、(9)、(10)を示す最小映像単位群A22の場合、変動制御器13は0.9倍のゲイン調整量を設定し、カウント値(3)、3は0.9倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器 14 は、変動制御器 13 により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、60 I 映像信号入力端子 11 から入力される 60 I 入力映像信号 32 の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、2:3:3:2 プルダウン周期に相当する 2 、3、2 フィールド毎(図 3 参照)に輝度信号のゲイン制御を行う。

以上説明した両輝度調整のうちのいずれかを実施することにより、1秒間に24回輝度信号のゲインが変化することになり、その結果、60I出力映像信号に視覚効果として1/24秒周期でフリッカが発生する。本実施形態の映像信号処理装置は、このちらつきを2:3プルダウン方式あるいは2:3:3:2プルダウン方式の周期に合わせて発生させる。

これにより、入力映像信号が60 I 映像信号であっても、その出力映像信号(60 I 映像信号)に、上述した視覚効果(発生周期 1/2 4 秒のフリッカ)を簡単に付与することができる。ここでいう視覚効果とは、上述したように、2 4 P 映像信号を表示する際に視聴者に視認され、しかも、2 4 P 映像信号をを60 I 映像信号に変換した際にも残存する視覚効果のことである。

本実施形態の映像信号処理装置では、このような視覚効果を、複数のフィールドメモ

リを設けることなく、さらには、カウントアップしたフィールド数に応じてゲインを調整するという比較的な簡単な制御で実現している。

なお、2:3プルダウン周期や2:3:3:2プルダウン周期で輝度(ゲイン)を調整する場合、60I映像信号のフレームを跨いで輝度(ゲイン)の変化点が配置されるのは避けられない。例えば、図2に示す2:3プルダウン周期では、同一フレームを構成する第5フィールドと第6フィールドとの間や、第7フィールドと第8フィールドとの間に輝度(ゲイン)の変化点が配置される。同様に、図3に2:3:3:2プルダウン周期では、同一フレームを構成する第5フィールドと第6フィールドとの間に輝度(ゲイン)の変化点が配置される。なお、ここでいうフィールドの通し番号は、図2、図3において60I入力映像信号22、32に対して時間順に沿って連続的に付与された番号であって、最小映像単位群内でのフィールドの配置順を示す番号ではない。

フィールドは本来フレームを分離することで構成されており、同一フレームを構成するフィールドどうしの輝度が一致しなくなると視聴者にとって視覚上の違和感が生じる可能性がある。

このような視覚上の違和感を生じさせる可能性のある輝度(ゲイン)変化点配置を消滅させるには、次のように制御すればよい。すなわち、図4に示すように、輝度(ゲイン)の調整周期を60I入力映像信号320のフレーム同期信号310に同期した1/30秒としたうえで、設定した1/30秒の調整周期毎に輝度(ゲイン)を調整する。そうすれば、輝度変化周期が60I映像信号の1フレーム周期に対応することになる。そのため、輝度(ゲイン)変化点が60I映像信号のフレーム周期(30Hz)に一致して上記視覚上の違和感は消滅する。この場合、映像ブロックA3は4フィールドとなり、一方の最小映像単位群A31は、映像ブロックA3内の第1番目と第2番目のフィールドとなり、他方の最小映像単位群A32は、映像ブロックA3内の第3番目と第4番目のフィールドとなる。

このようなゲイン制御を実施する場合、輝度(ゲイン)の変化周期(フリッカの発生周期)は1/30秒となり、30フレーム/秒の映像を見ているような、本実施の形態と類似の視覚効果が得られるものの、本来所望する輝度(ゲイン)の変化周期1/24秒よりは若干短い周期となる。しかしながら、両周期の差は比較的小さいため、視覚上

の違和感を生じさせる可能性のある輝度 (ゲイン)変化点配置の消滅を最優先させる場合には、このような制御を実施してもよい。

なお、この場合、巡回カウンタ13aは、60I入力映像信号22を構成する各フィールドに(1)~(4)までのカウント値を繰り返し付与する。変動制御器13は、巡回カウンタ13aでカウントアップされたカウント値に基づいて制御すべきフィールド(最小映像単位群A31、A32)を判別し、判別したフィールド(最小映像単位群A31、A32)に対して、上述したゲイン制御値を設定する。変動制御器13は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ13aのカウント値とその際のゲイン制御器14のゲイン調整量との間の対応関係は、最小映像単位群A31、A32の設定に基づいて予め設定されており、変動制御器13は、設定されているゲイン調整量とカウント値(最小映像単位群A31、A32)との間の対応関係を記憶している。1/30秒周期でフリッカを発生させる輝度調整制御の場合、変動制御器13が記憶している上記対応関係は次のようになる。すなわち、カウント値(1)、(2)を示す最小映像単位群A31の場合、変動制御器13は1.0倍のゲイン調整量を設定し、カウント値(3)、(4)を示す最小映像単位群A32の場合、変動制御器13は0.9倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器14は、変動制御器13により設定されたゲイン制御値にしたがって、 実際にゲイン制御を行う。すなわち、60I映像信号入力端子11から入力される60 I入力映像信号320の輝度信号に、設定したゲイン制御値を掛け合わせることで映像 信号のゲインを変更する。このようにして、1/30秒周期に相当する2、2フィール ド毎(図4参照)に輝度信号のゲイン制御を行う。

(実施の形態2)

図5は本発明の実施の形態2の映像信号処理装置を示す図である。図6、図7はそれぞれ2:3プルダウン変換方式、2:3:3:2プルダウン変換方式に対応する画像変換の様子を示したタイミング図である。

図5において、41は60 I 映像信号の入力端子、42は60 I 映像信号のフレーム

同期信号の入力端子、43はフィールドメモリ、44は選択器、45はメモリ制御器、46はゲイン制御器、47は変動制御器、48は60I映像信号の出力端子である。

図6において、51は60I映像信号のフレーム同期信号のタイミングを示し、52 は60I映像信号のタイミングを示し、53はフィールドメモリ43の書き込み制御タイミングを示し、54はフィールドメモリ43の読み出し制御タイミングを示し、55 は選択器出力映像信号のタイミングを示し、56は制御値の制御タイミングを示す。

図7において、61は60I映像信号のフレーム同期信号のタイミングを示し、62 は60I映像信号のタイミングを示し、63はフィールドメモリ43の書き込み制御タイミングを示し、64はフィールドメモリ43の読み出し制御タイミングを示し、65 は選択器出力映像信号のタイミングを示し、66は制御値の制御タイミングを示す。

以下、この映像信号処理装置による制御動作を説明する。まず、2:3プルダウン方式の変換方式に擬した視覚効果を映像信号に付与する制御動作について、図6を参照して説明する。

この映像信号処理装置では、まず、ディジタル化された60I入力映像信号52が入力端子41からフィールドメモリ43と選択器44とに入力され、60I入力映像信号52のフレーム同期信号51が入力端子42から入力される。入力端子41に入力される60I入力映像信号52と、入力端子42に入力されるフレーム同期信号51とは、図6に示すように同期しており、さらには全く同一周期で入力される。また、60I入力映像信号52のフレーム同期信号51は、NTSC方式の60Hz毎に反転する。

60I入力映像信号52のフレーム同期信号51はメモリ制御器45と変動制御器47に入力される。メモリ制御器45と変動制御器47とはフレーム同期信号に基づいて制御動作を実施する。

選択器44は、入力端子41に入力した60I入力映像信号52とフィールドメモリ43の読み出し出力とを択一的に選択して出力する。メモリ制御器45は、フィールドメモリ43に対する書き込みと読み出しの制御を行う。また、メモリ制御器45は、選択器44の選択動作制御を行う。

メモリ制御器45は、具体的には例えば次の選択動作制御を実施する。メモリ制御器45は、1~5までの5フィールドを繰り返し計数する巡回カウンタ45aを備える。

巡回カウンタ45aは60I映像信号入力端子41に入力される60I入力映像信号52を構成する各フィールドに1~5のカウント値を繰り返し付与する。

フィールドメモリ43に書き込むフィールドを示す巡回カウンタ45aのカウント値は予め設定されており、メモリ制御器45は、設定されている書き込み予定のカウント値を記憶している。2:3プルダウン方式に擬した視覚効果を付与する場合、書き込み予定のカウント値は、(1)、(3)となる。

メモリ制御器45は、巡回カウンタ45aにより付与された60I入力映像信号52のカウント値が書き込み予定のフィールドを示すカウント値であるタイミングにおいて、60I入力映像信号52の書き込み実行指示を、フィールドメモリ43に出力する。60I入力映像信号52の書き込み実行指示は、図6に示すフィールドメモリ書き込み制御信号53としてフィールドメモリ43に供給される。

また、フィールドメモリ43から読み出しタイミングを示す巡回カウンタ45aのカウント値は予め設定されており、メモリ制御器45は、設定されている読み出しタイミングのカウント値を記憶している。2:3プルダウン方式に擬した視覚効果を付与する場合、読み出しタイミングのカウント値は、(2)、(4)、(5)となる。

メモリ制御器45は、巡回カウンタ45aにより付与されたカウント値が読み出しタイミングのカウント値に該当するタイミングにおいて、読み出し実行指示をフィールドメモリ43に出力する。読み出し実行指示は、図6に示すフィールドメモリ読み出し制御信号54としてフィールドメモリ43に供給される。

2:3プルダウン方式に擬した視覚効果を付与する場合、例えば、巡回カウンタ45 a のカウント値が(1)、(3)を示すタイミングにおいてメモリ制御器45は、フィールドメモリ43に60I入力映像信号52の書き込みを指示する。そして、巡回カウンタ45 a のカウント値が(2)、(4)、(5)を示すタイミングにおいてメモリ制御器45は、フィールドメモリ43に読み出しを指示する。

選択器44による出力選択は、巡回カウンタ45aのカウント値により制御され、巡回カウンタ45aのカウント値と、選択器44の出力選択動作との間の連係は予め設定されており、メモリ制御器45は、設定されている前記連係を記憶している。

選択器44には、60Ⅰ入力映像信号52とフィールドメモリ43の読み出し出力と

が入力される。メモリ制御器45は、巡回カウンタ45aにより付与された60I入力 映像信号52のフィールドカウント値に基づいて、選択器44を制御する。具体的には、メモリ制御器45は、60I入力映像信号52とフィールドメモリ43の読み出し出力 とが切り替えられて出力されるように、選択器44を制御する。

2:3プルダウン方式に擬した視覚効果を付与する場合、選択器44が記憶している上記連係は次のようになる。すなわち、カウント値(1)、(3)の場合、選択器44は60I映像信号入力端子41に入力された60I入力映像信号52を選択し、カウント値(2)、(4)、(5)の場合、フィールドメモリ43の読み出し出力を選択する。そのため、フィールドメモリ43に書き込みを実施しているタイミング(巡回カウンタ45aのカウント値が(1)、(3)のタイミング)では、選択器44は入力端子41から60I入力映像信号52を選択して出力する。一方、フィールドメモリ43が読み出しを実施しているタイミング(巡回カウンタ45aのカウント値が(2)、(4)、(5)のタイミング)では、選択器44はフィールドメモリ43の読み出し出力を選択して出力する。これにより、選択器44はフィールドメモリ43の読み出し出力を選択して出力する。これにより、選択器44は、図6の選択器出力映像信号55が示すようにフィールドメモリ43に書き込みが実施された60I映像信号を、次の書き込みが実施されるまで繰り返し出力する。

変動制御器47は、入力端子42に入力される60I入力映像信号52のフレーム同期信号51に基づいて、ゲイン制御器46に対してゲイン制御値を設定する。このとき、変動制御器47は、ゲイン制御値をフィールド単位で切り替え、しかも、選択器44から出力される映像信号が直前のフィールドの映像信号と異なる映像信号である場合にゲイン制御値を切り替わるように設定する。具体的には次にように制御する。

2:3プルダウン方式の映像変換で生じる視覚効果(フリッカ)を擬似的に発生させる場合、変動制御器47では、5フィールドを有する映像ブロックA4が設定される。

図6における制御値(ゲイン)56に示されるように、60 I 入力映像信号52を構成する各映像ブロック(5フィールド括り)A4において、第1番目と、第2番目とに位置するフィールド群を、一方の最小映像単位群A41として設定し、この最小映像単位群A41では、入力映像信号の輝度信号に対してゲインが1.0倍となるように、変動制御器47は各フィールドのゲイン制御値を設定する。また、各映像ブロックA4に

おいて第3番目と、第4番目と、第5番目に位置するフィールドを他方の最小映像単位 群 $A4_2$ として設定し、この最小映像単位群 $A4_2$ では、入力映像信号の輝度信号に対してゲインが 0. 9倍となるように、変動制御器 47は各フィールド群のゲイン制御値を設定する。

変動制御器 47は、巡回カウンタ 45 a でカウントアップされたカウント値に基づいてそれぞれの映像ブロック A 4 を認識するとともに、各映像ブロック A 4 におけるフィールド位置を判別する。さらに、変動制御器 47 は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群 A 4 1 、 A 4 2 に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器47は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ45 a のカウント値とその際のゲイン制御器46のゲイン調整量との間の対応関係は、最小映像単位群A41、A42の設定に基づいて予め設定されており、変動制御器47は、設定されているゲイン調整量とカウント値(最小映像単位群A41、A42)との間の対応関係を記憶している。2:3プルダウン方式に応じた輝度調整制御の場合、変動制御器47が記憶している上記対応関係は次のようになる。すなわち、カウント値(1)、(2)を示す最小映像単位群A41の場合、変動制御器47は1.0倍のゲイン調整量を設定し、カウント値(3)、(4)、(5)を示す最小映像単位群A42の場合、変動制御器47は0.9倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器46は、変動制御器47により設定されたゲイン制御値にしたがって、 実際にゲイン制御を行う。すなわち、選択器44が出力する60I入力映像信号22の 輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。 このようにして、2:3プルダウン周期に相当する2、3フィールド毎に輝度信号のゲイン制御を行う。

次に、2:3:3:2プルダウン方式に映像変換で生じる視覚効果(フリッカ)を擬似的に発生させる場合の制御について図7を参照して説明する。

この場合の制御は基本的には、上述した2:3プルダウン方式の映像変換において生

じる視覚効果を擬似的に発生させる場合の制御と同様であるので、同様である部分や制御についての説明は省略する。

メモリ制御器45が有する巡回カウンタ45aは、1~10までの10フィールドを繰り返し計数する。巡回カウンタ45aは60I映像信号入力端子41に入力される60I入力映像信号62を構成する各フィールドに1~10のカウント値を繰り返し付与する。

フィールドメモリ43に書き込むフィールドを示す巡回カウンタ45aのカウント値は予め設定されており、メモリ制御器45は、設定されている書き込み予定のカウント値を記憶している。制御値(ゲイン)2:3:3:2プルダウン方式に擬した視覚効果を付与する場合、書き込み予定のカウント値は、(1)、(3)、(6)、(9)となる。

メモリ制御器45は、巡回カウンタ45aにより付与された60I入力映像信号52のカウント値が書き込み予定のフィールドを示すカウント値であるタイミングにおいて、60I入力映像信号52の書き込み実行指示を、フィールドメモリ43に出力する。60I入力映像信号52の書き込み実行指示は、図7に示すフィールドメモリ書き込み制御信号63としてフィールドメモリ43に供給される。

また、フィールドメモリ 4 3 から読み出しタイミングを示す巡回カウンタ 4 5 a のカウント値は予め設定されており、メモリ制御器 4 5 は、設定されている読み出しタイミングのカウント値を記憶している。 2:3:3:2 プルダウン方式に擬した視覚効果を付与する場合、読み出しタイミングのカウント値は、(2)、(4)、(5)、(7)、(8)、(10)となる。

メモリ制御器45は、巡回カウンタ45aにより付与されたカウント値が読み出しタイミングのカウント値に該当するタイミングにおいて、読み出し実行指示をフィールドメモリ43に出力する。読み出し実行指示は、図7に示すフィールドメモリ読み出し制御信号64としてフィールドメモリ43に供給される。

2:3:3:2プルダウン方式に擬した視覚効果を付与する場合、例えば、巡回カウンタ45aのカウント値が(1)、(3)、(6)、(9)を示すタイミングにおいてメモリ制御器45は、フィールドメモリ43に60I入力映像信号62の書き込みを指

示する。そして、巡回カウンタ45aのカウント値が(2)、(4)、(5)、(7)、(8)、(10)を示すタイミングにおいてメモリ制御器45は、フィールドメモリ43に読み出しを指示する。

選択器44による出力選択は、巡回カウンタ45aのカウント値により制御され、巡回カウンタ45aのカウント値と、選択器44の出力選択動作との間の連係は予め設定されており、メモリ制御器45は、設定されている前記連係を記憶している。

選択器44には、60I入力映像信号52とフィールドメモリ43の読み出し出力とが入力される。メモリ制御器45は、巡回カウンタ45aにより付与された60I入力映像信号52のフィールドカウント値に基づいて、選択器44を制御する。具体的には、メモリ制御器45は、60I入力映像信号52とフィールドメモリ43の読み出し出力とが切り替えられて出力されるように、選択器44を制御する。

2:3:3:2プルダウン方式に擬した視覚効果を付与する場合、選択器44が記憶している上記連係は次のようになる。すなわち、カウント値(1)、(3)、(6)、

(9) の場合、選択器 4 4 は 6 0 I 映像信号入力端子 4 1 に入力される 6 0 I 入力映像信号 6 2 を選択し、カウント値(2)、(4)、(5)(7)、(8)、(10)の場合、フィールドメモリ 4 3 の読み出し出力を選択する。

そのため、フィールドメモリ43に書き込みを実施しているタイミング(巡回カウンタ45aのカウント値が(1)、(3)、(6)、(9)のタイミング)では、選択器44は入力端子41からの60I入力映像信号62を選択して出力する。一方、フィールドメモリ43が読み出しを実施しているタイミング(巡回カウンタ45aのカウント値が(2)、(4)、(5)、(7)、(8)、(10)のタイミング)では、選択器44はフィールドメモリ43の読み出し出力を選択して出力する。これにより、選択器44は、図7の選択器出力映像信号65が示すようにフィールドメモリ43に書き込みが実施された60I映像信号を、次の書き込みが実施されるまで繰り返し出力する。

変動制御器47は、入力端子42に入力される60I映像信号のフレーム同期信号に基づいて、ゲイン制御器46に対してゲイン制御値を設定する。このとき、変動制御器47は、ゲイン制御値をフィールド単位で切り替え、しかも、選択器44から出力される映像信号が直前のフィールドの映像信号と異なる映像信号である場合にゲイン制御値

を切り替わるように設定する。具体的には次にように制御する。

2:3:3:2プルダウン方式の映像変換で生じる視覚効果(フリッカ)を擬似的に発生させる場合、変動制御器 4.7では、1.0フィールドを有する映像ブロック A.5 が設定される。

図7における制御値(ゲイン)66に示されるように、60I映像信号62を構成する各映像ブロック(10フィールド括り)A5において、第1番目と、第2番目と、第6番目と、第7番目と、第8番目とに位置するフィールド群を、一方の最小映像単位群A5 $_1$ として設定し、この最小映像単位群A5 $_1$ では、入力映像信号の輝度信号に対してゲインが1.0倍となるように、変動制御器47は各フィールドのゲイン制御値を設定する。また、各映像ブロックA5において第3番目と、第4番目と、第5番目と、第9番目と第10番目とに位置するフィールドを他方の最小映像単位群A5 $_2$ として設定し、この最小映像単位群A5 $_2$ では、入力映像信号の輝度信号に対してゲインが0.9倍となるように、変動制御器47は各フィールドのゲイン制御値を設定する。

変動制御器 47は、巡回カウンタ 415 a でカウントアップされたカウント値に基づいてそれぞれの映像ブロック A5 を認識するとともに、各映像ブロック A5 におけるフィールド位置を判別する。さらに、変動制御器 47 は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群 $A5_1$ 、 $A5_2$ に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器47は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ45aのカウント値とその際のゲイン制御器46のゲイン調整量との間の対応関係は、最小映像単位群 $A5_1$ 、 $A5_2$ の設定に基づいて予め設定されており、変動制御器47は、設定されているゲイン調整量とカウント値(最小映像単位群 $A5_1$ 、 $A5_2$)との間の対応関係を記憶している。2:3:3:2プルダウン方式に応じた輝度調整制御の場合、変動制御器47が記憶している上記対応関係は次のようになる。すなわち、カウント値(1)、(2)、(6)、(7)、(8)を示す最小映像単位群A 5_1 の場合、変動制御器47は1.0倍のゲイン調整量を設定し、カウント値(3)、(4)、(5)、(9)、(10)を示す最小映像単位群 $A5_2$ の場合、変動制御器4

7は0.9倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン 調整量の設定を行う。

ゲイン制御器 46 は、変動制御器 47 により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、選択器 44 が出力する 60 I 入力映像信号 22 の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、2:3:3:2 プルダウン周期に相当する 2:3:3:2 フィールド毎に輝度信号のゲイン制御を行う。

このように、2:3プルダウン周期に相当する2、3フィールド毎、あるいは2:3:3:2プルダウン周期に相当する2、3、3、2フィールド毎に出力される60I映像信号の更新と、輝度信号のゲイン制御によるフリッカー効果とを組み合わせることで、24P映像信号を入力することなく、60I映像信号の入力に対しても、フィルムなどの24P映像信号で撮影したような視覚効果を簡単に得ることができる。

なお、メモリ制御器 4 5 が選択器 4 4 の出力を切り替えるタイミングと、変動制御器 4 7 がゲイン制御器 4 6 に対して制御値を切り替えるタイミングとは同一であって、巡回カウンタ 4 5 a が制御している。巡回カウンタ 4 5 a は、メモリ制御器 4 5 と変動制 御器 4 7 とのいずれに設けてもよい。要は、一方に設けた巡回カウンタ 4 5 a が生成するタイミングにより、両方が制御されればよい。また、それぞれに独立に巡回カウンタを設けたとしても、結果的にそれらの巡回カウンタが生成するタイミングが同一であれば問題はない。

また、本実施形態においても、実施の形態 1 と同様、1/3 0 秒の調整周期毎に輝度 (ゲイン)を調整してもよい。

さらには、上述した実施の形態2の説明では、ゲイン制御器46と変動制御器47とからなる装置構成(以下、第1の構成B1という)は、フィールドメモリ43と選択器44とメモリ制御器45とからなる装置構成(以下、第2の構成B2という)より信号伝送方向の後段側に配置している。しかしながら、図5に示すように、第2の構成B2は、第1の構成B1より信号伝送方向の前段側に配置してもよい。

(実施の形態3)

上述した実施の形態1、2では、24P映像信号や、24P映像信号を60I映像信

号に変換してなる映像信号(60I映像信号)に生じる視覚効果を、60I映像信号に おいて擬似的に生じさせる装置構成において本発明を実施した。本実施形態は、24P 映像信号や、24P映像信号を50I映像信号に変換してなる映像信号(50I映像信 号)に生じる視覚効果を、50I映像信号(PAL方式映像信号)において擬似的に生 じさせる装置構成において本発明を実施する。

図8は本実施の形態の映像信号処理装置を示した図である。図9は画像変換の様子を示したタイミング図である。

図8において、110は50I映像信号の入力端子、120は50I映像信号のフレーム同期信号の入力端子、130は変動制御器、130aは、変動制御器130が有する巡回カウンタ、140はゲイン制御器、150は60I映像信号の出力端子である。図9において、210は50I映像信号のフレーム同期信号のタイミングを示し、220は50I入力映像信号のタイミングを示し、230は制御値(ゲイン)の制御タイミングを示す。50I映像信号は、フレーム周期が1/25秒であり、最小映像単位がフィールドとなったインターレース映像信号である。

この映像信号処理装置による信号処理は、基本的には、実施の形態1における映像信号処理装置と同様である。まず、ディジタル化された50I入力映像信号220が入力端子110からゲイン制御器140に入力され、50I入力映像信号220のフレーム同期信号210が入力端子120から変動制御器130に入力される。入力端子110に入力される50I入力映像信号220と、入力端子120に入力されるフレーム同期信号210とは、図9に示すように同期しており、さらには全く同一周期で入力される。また、50I映像信号220のフレーム同期信号210は、PAL方式の1/50秒毎に反転する。

変動制御器 130 は、50 I 映像信号のフレーム同期信号に基づいて、ゲイン制御器 140 のゲイン制御値を設定する。具体的には、変動制御器 130 は、入力される 60 I 入力映像信号 220 において連続する 4 フィールドをひとつの映像ブロック A6 として扱い、その映像ブロック A6 毎にゲイン制御値がフィールド単位で切り替わるようにゲイン制御値を設定する。

図9における制御値(ゲイン)230に示されるように、501映像信号220の各

映像ブロック(4フィールド括り)A 6において、第1番目と第2番目に位置するフィールド群を一方の最小映像単位群A 61として設定し、この最小映像単位群A 61では、入力映像信号の輝度信号に対してゲインが1.0倍となるように、変動制御器1 3は、各フィールドのゲイン制御値を設定する。また、各映像ブロックA 6において、第3番目と、第4番目に位置するフィールドを他方の最小映像単位群A 62として設定し、この最小映像単位群A 62では、入力映像信号の輝度信号に対してゲインが0.9倍となるように、変動制御器1 30は各フィールドのゲイン制御値を設定する。

最小映像単位群A 6_1 、A 6_2 を判別してゲイン制御値を設定するため、変動制御器 13は、例えば次のように構成される。すなわち、変動制御器 130は、 $1\sim4$ までの 4フィールドを繰り返し計数する巡回カウンタ 130 a を備える。巡回カウンタ 130 a は、50 I 入力映像信号 220を構成する各フィールドに(1) \sim (4) までのカウント値を繰り返し付与する。変動制御器 130は、巡回カウンタ 130 a でカウントアップされたカウント値に基づいてそれぞれの映像ブロックA 6 を認識するとともに、各映像ブロックA 6 におけるフィールド位置を判別する。さらに、変動制御器 130は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群A 6_1 、A 6_2 に含まれるかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器13は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ130aのカウント値とその際のゲイン制御器14のゲイン調整量との間の対応関係は予め設定されており、変動制御器130は、設定されているゲイン調整量とカウント値との間の対応関係を記憶している。変動制御器130が記憶している上記対応関係は次のようになる。すなわち、カウント値(1)、(2)を示す最小映像単位群A 6_1 の場合、変動制御器130は1.0倍のゲイン調整量を設定し、カウント値(3)、(4)を示す最小映像単位群A 6_2 の場合、変動制御器130は0.9倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器 140 は、変動制御器 130 により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、50 I 映像信号入力端子 110 から入力され

る50I入力映像信号220の輝度信号に、設定したゲイン制御値を掛け合わせることでそのゲインを変更する。このようにして、2、2フィールド毎(図9参照)に輝度信号のゲイン制御を行う。

これにより、入力映像信号が50I映像信号であっても、その出力映像信号(50I 映像信号)に、前述した視覚効果を簡単に付与することができる。

この場合、輝度(ゲイン)の変化周期(フリッカの発生周期)は1/25秒となり、25フレーム/秒のフレームレートを有する映像をフリッカが生じた状態で表示可能となるものの、本来所望する輝度(ゲイン)の変化周期1/24秒よりは若干短い周期となる。しかしながら、両周期の差は比較的小さいため、本実施形態の制御においても、24P映像信号から得られる視覚効果と同等の視覚効果を得ることができる。さらに本実施形態では、輝度(ゲイン)変化点が、フレーム変化点に完全に一致するため、視覚上の違和感を生じさせることもない。

なお、上述した実施の形態 $1 \sim 3$ ではゲインを 1. 0 倍と 0. 9 倍で変動させることによりフリッカを発生させるが、ゲイン制御値はこの値に限らず、2 つのゲイン制御値の差が $5 \sim 15$ %程度、より望ましくは 10 %程度とすることで、24 P映像信号を表示した場合における映像効果を、最も効率よく擬似的に獲得することができる。同様の効果が得られる他のゲイン制御値の例としては、1.05 倍と 0.95 倍、1.1 倍と 1.0 倍等があげられる。

なお、本発明をインターレース映像信号に実施する場合、変動制御器は、各1秒分の映像ブロックの塊を、映像信号のフレーム周期に同期させるのが好ましい。以下、図10を参照してその理由を説明する。

上述した実施の形態で制御対象となっている60I映像信号や50I映像信号はインターレース信号である。このようなインターレース信号においては、映像信号の構成要

素である各フレームは、一対のフィールドから構成される。これに対して、本願発明の輝度制御は、上述したようにフィールド単位で輝度制御を実施する。

インターレース信号において本発明を実施する場合、輝度信号の変化点がフレームに同期してフレームの境界に位置する状態と、フレームに同期することなくフレーム内部に位置する状態とが生じる。ここで、フレーム内部に位置する状態とは、同一フレームを構成するフィールドとフィールドとの間に輝度変化点が位置する状態をいう。輝度変化点がフレーム内に位置する場合、一つのフレームを構成するフィールドどうしの間で輝度変化が生じてしまう。そのような映像は視聴者に視覚上の違和感を生じさせる。そのため、輝度変化点がフレーム内に位置する状態をできるだけ少なくするのが好ましい。

しかしながら、特に、インターレース映像信号において本発明を実施してプルダウン 方式に擬した映像効果を発生させるためには、輝度変化点がフレーム内に位置する状態 は避けられない。このような不都合を生じさせる輝度変化点の配置状態は、次にように して可及的に少なくすることができる。

本発明において、プルダウン方式に擬した映像効果を映像信号に生じさせる場合、上述した映像ブロックの各 1 秒分の塊が映像信号に連続配置される、と見なすことができる。 2:3:3:2 プルダウン方式に擬した映像効果を60 I 映像信号に生じさせる場合、映像ブロックA 2 (10 フィールド)の6 ブロックが各 1 秒分の塊を構成し、60 I 映像信号には、この映像ブロックA 2 の塊が連続配置される。

図10は、60I映像信号に本発明を実施して、2:3:3:2プルダウン方式に擬した映像効果を生じさせる場合における映像信号の制御状態を示す。図中、(a)は、2:3:3:2プルダウン方式に擬した映像効果を生じさせる場合において、各1秒分の映像ブロックの塊がフレーム周期に同期する状態を示す。(b)は、2:3:3:2プルダウン方式に擬した映像効果を生じさせる場合において、各1秒分の映像ブロックの塊がフレーム周期に同期しない状態を示す。

図10に示すように、2:3:3:2プルダウン方式に擬した映像効果を生じさせる場合、各1秒分の前記映像ブロックの塊がフレーム周期に同期しない場合、輝度変化点がフレーム内に位置する状態は、1秒間に18回出現する。これに対して各1秒分の前記映像ブロックの塊がフレーム周期に同期する場合、輝度変化点がフレーム内に位置す

る状態は、1秒間に6回となり、1/3まで減少する。

このことから明らかなように、本発明を60Ⅰ映像信号に実施して、2:3:3:2 プルダウン方式に擬した映像効果を生じさせる場合、各1秒分の前記映像ブロックの塊 をフレーム周期に同期させることで、輝度変化点がフレーム内に位置する状態の発生頻 度を低くすることができる。

このような効果を発揮する図10の制御は、2:3:3:2プルダウン方式において本発明を実施する場合だけでなく、図9を参照して実施の形態3で説明した50I映像信号に本発明を実施する場合や、図4を参照して実施の形態1の変形例で説明したインターレース映像信号に本発明を実施する場合においても同様に実施することができる。それらの場合においても同様の効果が得られる。

産業上の利用可能性

本発明の映像信号処理装置は、フィルムで撮影したような映像を、24P映像信号を入力することなく、簡単な回路構成と制御方式でNTSC方式、PAL方式といった既存の受像機やVCR装置などに表示、あるいは記録できるという効果を有し、ディジタル化した映像信号の画像変換を行う映像信号処理装置などとして有用である。

請求の範囲

1 ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、

複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する 変動制御器と、

を備え、

前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御する、

映像信号処理装置。

- 2 前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定する、 請求項1の映像信号処理装置。
- 3 前記映像信号は、フレーム周期が1/30秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記変動制御器は、前記映像ブロックを5フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第1番目、第2番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第3番目、第4番目、第5番目のフィールドから構成する、

請求項2の映像信号処理装置。

4 前記映像信号は、フレーム周期が1/30秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記変動制御器は、前記映像ブロックを10フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第1番目、第2番目、第6番目、第7番目、第8番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第3番目、第4番目、第5番目、第9番目、第10番目のフィールドから構成

する、

請求項2の映像信号処理装置。

5 前記映像信号は、フレーム周期が1/30秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記変動制御器は、前記映像ブロックを4フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第1番目、第2番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第3番目、第4番目のフィールドから構成する、

請求項2の映像信号処理装置。

6 前記映像信号は、フレーム周期が1/25秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記変動制御器は、前記映像ブロックを4フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第1番目、第2番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第3番目、第4番目のフィールドから構成する、

請求項2の映像信号処理装置。

7 ディジタル化された映像信号を格納するメモリと、

前記映像信号と前記メモリの出力とを択一的に選択して出力する選択器と、

前記映像信号のフレーム同期信号に基づいて、前記メモリへの前記映像信号の書き込みと前記メモリからの前記映像信号の読み出しと前記選択器の出力とを制御するメモリ 制御器と、

をさらに備える、

請求項2の映像信号処理装置。

- 8 前記ゲイン制御器は、前記選択器の出力のゲイン制御を行う、 請求項7の映像信号処理装置。
- 9 前記ゲイン制御器は、前記映像信号をゲイン制御したうえで、ゲイン制御した前記映像信号を、前記メモリと前記選択器とに供給する、

請求項7の映像信号処理装置。

10 前記映像信号は、フレーム周期が1/30秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記メモリ制御器は、前記映像ブロックを5フィールドとして設定したうえで、前記映像ブロックの第1番目、第3番目に位置するフィールドの入力タイミングでは、前記メモリに前記第1番目、第3番目のフィールドの書き込みを指示するとともに、前記選択器に前記第1番目、第3番目のフィールドの選択出力を指示し、前記映像ブロックの第2番目、第4番目、第5番目のフィールドの入力タイミングでは、前記メモリに格納データの読み出しを指示するとともに、前記選択器に前記メモリの読み出し出力の選択出力を指示する、

請求項7の映像信号処理装置。


11 前記映像信号は、フレーム周期が1/30秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、

前記メモリ制御器は、前記映像ブロックを10フィールドとして設定したうえで、前記映像ブロックの第1番目、第3番目、第6番目、第9番目に位置するフィールドの入力タイミングでは、前記メモリに前記第1番目、第3番目、第6番目、第9番目のフィールドの書き込みを指示するとともに、前記選択器に前記第1番目、第3番目、第6番目、第9番目のフィールドの選択出力を指示し、前記映像ブロックの第2番目、第4番目、第5番目、第7番目、第8番目、第10番目に位置するフィールドの入力タイミングでは、前記メモリに格納データの読み出しを指示するとともに、前記選択器に前記メモリの読み出し出力の選択出力を指示する、

請求項7の映像信号処理装置。

12 前記変動制御器は、各1秒分の前記映像ブロックの塊を、前記映像信号のフレーム周期に同期させる、

請求項4、5、6の映像信号処理装置。



図

PCT/JP2004/013975







図2




PCT/JP2004/013975





PCT/JP2004/013975




5/12









逐8






<u>國</u>



11/12



INTERNATIONAL SEARCH REPORT

International application No.

			FCI/UFZ	004/0133/3			
A. CLASSIFIC	ATION OF SUBJECT MATTER	<u></u> .					
Int.Cl'	Int.Cl ⁷ H04N5/262						
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEA	ARCHED						
Minimum documentation searched (classification system followed by classification symbols)							
Int.Cl ⁷ H04N5/14-5/217, 5/222-5/28, 7/00-7/01							
Documentation	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched						
Jitsuyo Shinan Koho 1922—1996 Toroku Jitsuyo Shinan Koho 1994—2004							
i	· · •			1996-2004			
Electronic data be	ase consulted during the international search (name of da	ita base and, where p	racticable, search te	rms used)			
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app	ropriate, of the releva	ant passages	Relevant to claim No.			
Х	JP 8-256294 A (Toshiba Corp.)	,		1 2-12			
A	01 October, 1996 (01.10.96), Full text; Figs. 1 to 12			2-12			
	(Family: none)						
<u>.</u>	· -	ectric Toda	strial .	1			
X A	JP 10-200903 A (Matsushita El Co., Ltd.),	rectite Tuan	CLIGI	2-12			
"	31 July, 1998 (31.07.98),]			
	Full text; Figs. 1 to 6 (Family: none)						
	(ramity, none)						
A	JP 2002-359778 A (Eastman Kod	iak Co.),		1-12			
	13 December, 2002 (13.12.02), Full text; Figs. 1 to 6						
	& EP 1237370 A2 & US 2003/16750 A1						
				<u></u>			
Further do	ocuments are listed in the continuation of Box C.	See patent far	mily annex.				
* Special cate	gories of cited documents:	"T" later document p	published after the interpolicy with the	ernational filing date or priority			
"A" document d	lefining the general state of the art which is not considered ticular relevance	the principle or t	theory underlying the i				
"E" earlier application or patent but published on or after the international		"X" document of par	rticular relevance: the	claimed invention cannot be dered to involve an inventive			
filing date "L" document which may throw doubts on priority claim(s) or which is		step when the do	ocument is taken alone				
cited to establish the publication date of another citation or other special reason (as specified)		considered to i	involve an inventive	claimed invention cannot be step when the document is			
"O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the		combined with of being obvious to	one or more other such o a person skilled in th	i documents, such combination le art			
"P" document p			ber of the same patent				
Data of the set	al completion of the international ceases	Date of mailing of	the international sea	rch report			
24 Dec	al completion of the international search ember, 2004 (24.12.04)	18 Janua	ary, 2005 (18.01.05)			
Name and mailing address of the ISA/		Authorized officer					
Japanese Patent Office							
Facsimile No.		Telephone No.					

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl HO4N 5/262		
B. 調査を行った分野		
調査を行った最小限資料(国際特許分類(IPC)) Int. Cl ⁷ HO4N 5/14-5/217, 5/	/222-5/28, 7/00-7/01	L :
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年		
国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	,
C. 関連すると認められる文献		日本ナイ
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示	関連する 請求の範囲の番号
X JP 8-256294 A (株式: 1996. 10. 01, 全文, 図1-	会社東芝)	2-12
X JP 10-200903 A(松 1998.07.31,全文,図1	下電器産業株式会社) -6(ファミリーなし)	1 2-12
X C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	J紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願	出願と矛盾するものではなく、の理解のために引用するもの 「X」特に関連のある文献であって、 の新規性又は進歩性がないと考 「Y」特に関連のある文献であって、 上の文献との、当業者にとって よって進歩性がないと考えられ	発明の原理又は理論 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに
国際調査を完了した日 24.12.2004	国際調査報告の発送日 18.1.20	l I
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915	特許庁審査官(権限のある職員) 徳田 賢二	5P 9654
東京都千代田区殿が関三丁目4番3号	電話番号 03-3581-1101	内線 3502

C (続き). 引用文献の	マの間本よる体でのまっ	関連する 請求の範囲の番号		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	1-12		
A .	ンパニー) 2002. 12. 13, 全文, 図1-6 & EP 1237370 A2 & US 2003/16750 A1	·		

様式PCT/ISA/210 (第2ページの続き) (2004年1月)